مقدمة إلى VHDL
مقدمة إلى VHDL هي دورة يمكن لأي شخص ليس لديه خبرة أو معرفة بـ VHDL استخدامها لتعلم وفهم لغة VHDL. في هذه الدورة سيتعرف الطلاب على جميع أنواع البيانات المختلفة المرتبطة بلغة VHDL. تركز هذه الدورة على تعليم الطلاب كيفية تفسير تركيب VHDL وكيف يمكن استخدامه لتصميم الدوائر. هناك أكثر 8 أمثلة مختلفة للتصاميم الرقمية المنفذة في VHDL.
هيكل الدورة
تبدأ هذه الدورة بشرح خلفية وتاريخ VHDL واستخداماتها. ثم سيتعرف الطلاب على جميع الكائنات وأنواع البيانات المختلفة المرتبطة بـ VHDL. هناك العديد من الأمثلة التي توضح أنواع البيانات المستخدمة وكيف تتصرف الكائنات المختلفة في التطبيقات المختلفة. بعد التعرف على أنواع البيانات والأشياء, سيتعرف الطلاب بعد ذلك على الكلمات الأساسية وبناء الجملة للغة VHDL. ثم سيتعرف الطلاب على جميع هياكل التصميم المختلفة المستخدمة في VHDL. سيتعلم الطلاب أيضًا كيفية تصميم مقعد اختبار لمحاكاة وظائف تصاميمهم والتحقق منها. سيتم بعد ذلك استخدام هذه المعرفة لإكمال المشروع النهائي, الربط بجميع جوانب لغة VHDL.
تصاميم VHDL
تحتوي هذه الدورة على العديد من أمثلة التصميم, عند الانتهاء من هذه الدورة ، سيكون لدى الطلاب مكتبتهم الخاصة لتصميم VHDL يمكنهم استخدامها والرجوع إليها في أي وقت! تتضمن مكتبة التصميم هذه:
- بوابة AND المنطقية
- بوابة OR المنطقية
- بوابة NOR المنطقية
- بوابة NAN المنطقية
- بوابة XOR المنطقية
- نصف الأفعى
- الأفعى الكامل
- D فليب فلوب
- المقارنة الرقمية
- ريال سعودى (تعيين إعادة تعيين) مزلاج
- 2:1 معدد
- مشفر الأولوية
المشروع النهائي
المشروع الأخير في الدورة يجعل الطلاب يمرون بعملية تصميم تنفيذ برنامج تشفير ذي أولوية على لوحة التطوير الخاصة بهم. يأخذ هذا المشروع الطلاب خلال مراحل مختلفة من تطوير التصميم الرقمي, اختباره, وتنفيذه. سيتم توجيه الطلاب إلى كل ما هو مطلوب خطوة بخطوة لإعداد برنامج التشفير ذي الأولوية وتشغيله على لوحة التطوير الخاصة بهم.
لا تتردد في مراسلتي بأي أسئلة قبل الاشتراك في هذه الدورة!
إضافة تعليق
يجب عليك تسجيل الدخول او التسجيل لتستطيع اضافه تعليق .