Verilog HDL poprzez przykłady

Kup Teraz

Cena: $19.99

No hej, Witam wszystkich na moim kursie „Verilog HDL poprzez przykłady”’

Dlaczego Verilog?

1. Aby opisać dowolny system cyfrowy – mikroprocesor, pamięć, klapki, Używany jest Verilog. Dlatego nazywa się to językiem opisu sprzętu.

2. Korzystanie z Verilog, możemy zamodelować dowolny element elektroniczny i wygenerować dla niego schemat.

3. Do analizy czasowej i analizy testowej obwodów, Verilog jest trafny.

Najważniejsze punkty kursu:

1. Kluczowe różnice między językiem programowania takim jak C, C++ lub Python i język opisu sprzętu, taki jak Verilog, VHDL, SystemVerilog są wyraźnie

2. Wszystkie podstawowe koncepcje Verilog są wyjaśnione za pomocą standardowych obwodów kombinowanych i sekwencyjnych.

3. Nauka na przykładach sprawia, że ​​ich nauka jest bardzo prostsza.

4. W tym kursie przedstawiono odpowiednie wyjaśnienie teoretyczne dla każdego układu, który jest zaimplementowany w verilogu.

5. Testbench dla każdego projektu i wiedza, jak je testować i walidować.

6. Tworzenie maszyn skończonych w Verilog.

7. Pobierz kod i projekt dla każdego z obwodów w sekcji zasobów.

8. Zapoznanie się z korzystaniem z EDA Playground do kodowania Verilog i generowaniem fali wyjściowej za pomocą EPWave.

9. Niektóre z kluczowych koncepcji Verilog, takie jak

Poziomy abstrakcji, Dwa rodzaje zadań, Produkcja opóźnienia, generowanie zegara, Wszystkie zadania proceduralne są jasno wyjaśnione.